KBGA2

綜合考慮系統(tǒng)的分辨率、通道數(shù)、采樣率、采樣范圍和接口等要求，系統(tǒng)的ADC 選用TI公司的14位8通道逐次逼近型模數(shù)轉(zhuǎn)換器TLC3574.該器件工作頻率高達(dá)25 MHz，采用偽差分的模擬輸入電路，將采樣信號(hào)的動(dòng)態(tài)范圍擴(kuò)展為±10 V，其內(nèi)含的采樣和保持功能使得外圍電路大為簡(jiǎn)化。在輸出接口上，該器件采用SPI/DSP兼容的串行接口方式，從而地減少了接口的連線(xiàn)數(shù)量。A/D 轉(zhuǎn)換電路原理如圖4 所示，由FPGA生成TLC3574的SPI接口和時(shí)序信號(hào)，控制其將外部的模擬信號(hào)轉(zhuǎn)換后輸入到FPGA，進(jìn)行相應(yīng)的計(jì)算和處理。由于TLC3574 片內(nèi)沒(méi)有電壓基準(zhǔn)，可選用TI 公司的三端可調(diào)分流基準(zhǔn)源TL431組成外圍電路為其提供一個(gè)的4 V電壓基準(zhǔn)。

　　A/D轉(zhuǎn)換電路

　　考慮到信號(hào)的阻抗匹配需要，ADC 的輸入前端需要有一個(gè)緩沖運(yùn)放，其性能與ADC的性能相匹配，否則會(huì)影響和限制ADC的性能。在數(shù)據(jù)采集過(guò)程中如果信號(hào)的變化幅度比較大，則需要根據(jù)信號(hào)的變化相應(yīng)調(diào)整放大器的增益。否則，單一的增益放大會(huì)使得放大后的信號(hào)幅值很有可能超過(guò)ADC的轉(zhuǎn)換量程。這里所采集的信號(hào)其變化幅度不是很大，采用TI公司高轉(zhuǎn)換率的輸入端運(yùn)算放大器TL084就可以滿(mǎn)足系統(tǒng)的使用要求。SDRAM選擇依據(jù)

　　整個(gè)系統(tǒng)顯示的分辨率為1600×1200@60 Hz，信號(hào)位為真彩色24b，則一幀圖像所需需要存儲(chǔ)的容量C = 1 600×1 200×24=46 080 000 b≈47 Mb;考慮到SDRAM乒乓操作和容量等問(wèn)題，選用MICRO公司生產(chǎn)的容量為128M的MT48LC4M32B2TG-6器件，速度等級(jí)6，時(shí)鐘頻率達(dá)到166 MHz.該器件具有32根數(shù)據(jù)線(xiàn)和12根地址線(xiàn)，還有一些控制線(xiàn)。通過(guò)在FPGA內(nèi)部搭建邏輯控制單元，可以很好的控制SDRAM 視頻信號(hào)的翻轉(zhuǎn)等操作。

　　2.2 FPGA內(nèi)部原理邏輯框圖

　　FPGA內(nèi)部原理邏輯框圖如圖3所示。

　　2.2.1 FPGA內(nèi)部邏輯功能介紹

　?。?）信號(hào)輸入模塊

　　這部分的主要功能是接收外部輸入的視頻信號(hào)，增強(qiáng)輸入信號(hào)的驅(qū)動(dòng)能力，為信號(hào)的后續(xù)處理做準(zhǔn)備。其用Verilog 語(yǔ)言實(shí)現(xiàn)的邏輯代碼如下所示：

　?。?）數(shù)據(jù)流選擇模塊

　　根據(jù)需要選擇兩路輸入視頻信號(hào)中的一路進(jìn)行輸出。

　?。?）SDRAM乒乓操作和控制模塊

　　由于SDRAM 乒乓操作具有節(jié)省緩沖區(qū)空間、流水線(xiàn)式算法以及低速模塊處理高速數(shù)據(jù)流的特點(diǎn)。因此，本設(shè)計(jì)采用乒乓操作SDRAM.

　　SDRAM 作為整個(gè)圖像處理系統(tǒng)的緩存，起著至關(guān)重要的作用。它將外部輸入的圖像按幀存入SDRAM中，然后按幀將圖像數(shù)據(jù)送到外部繼續(xù)處理。FPGA的控制邏輯所需要完成的功能有：接收來(lái)自外部的圖像數(shù)據(jù)，并進(jìn)行緩沖和數(shù)據(jù)重組，產(chǎn)生符合SDRAM控制器位寬的數(shù)據(jù)信號(hào)；產(chǎn)生對(duì)SDRAM 的讀、寫(xiě)命令和地址，并將它們寄存在FIFO中，隨時(shí)供SDRAM控制器提取。因此，系統(tǒng)需要一個(gè)地址產(chǎn)生邏輯；對(duì)SDRAM進(jìn)行直接控制，將用戶(hù)產(chǎn)生的地址命令進(jìn)行解析，產(chǎn)生讀/寫(xiě)、刷新等一系列操作，對(duì)SDRAM 發(fā)出的各種命令要符合特定的時(shí)序要求。在上電的時(shí)候還完成對(duì)SDRAM的初始化工作；建立用戶(hù)與SDRAM 的數(shù)據(jù)通道，在SDRAM和用戶(hù)接口之間傳遞需要寫(xiě)入或者讀出的數(shù)據(jù)，并且調(diào)整對(duì)應(yīng)讀/寫(xiě)操作的DQS信號(hào)時(shí)序，使其滿(mǎn)足SDRAM的要求；緩存從 SDRAM中讀出的數(shù)據(jù)，由于直接讀出的速度非常高，直接處理會(huì)對(duì)后端產(chǎn)生很大的壓力。因此，需要進(jìn)行緩存之后才送到后續(xù)處理。

　?。?）輸出時(shí)序生成模塊

　　這部分模塊的主要功能是對(duì)SDRAM 進(jìn)行操作，生成需要的視頻時(shí)序信號(hào)以及生成驅(qū)動(dòng)液晶屏的視頻信號(hào)。

　　2.2.2 SDRAM操作

　　為了滿(mǎn)足前后端數(shù)據(jù)流匹配，并實(shí)時(shí)發(fā)送，這里采用了SDRAM讀寫(xiě)交替進(jìn)行的讀寫(xiě)方式。

　　SDRAM 讀到寫(xiě)時(shí)序圖如圖4所示。寫(xiě)入和讀出操作的發(fā)起是由行激活命令開(kāi)始的，命令為10011，發(fā)起的同時(shí)sdram_addr送入列地址，發(fā)起寫(xiě)入讀出命令時(shí)送入行地址。寫(xiě)入命令與數(shù)據(jù)同步，讀出命令在發(fā)出后潛伏期時(shí)間后送出數(shù)據(jù)到端口，sdram_data 為SDRAM 的輸入輸出數(shù)據(jù)端口。預(yù)沖方式采用了自動(dòng)預(yù)沖，即在發(fā)起讀寫(xiě)命令時(shí)將地址位A10置高就可以在讀寫(xiě)操作后SDRAM內(nèi)部自動(dòng)進(jìn)行預(yù)沖操作，不需要發(fā)出額外命令，自動(dòng)預(yù)沖占用4個(gè)時(shí)鐘周期。

　數(shù)據(jù)采集是信號(hào)分析和處理的重要環(huán)節(jié)，在導(dǎo)彈半實(shí)物仿真過(guò)程中快速可靠的實(shí)驗(yàn)數(shù)據(jù)為提高仿真精度發(fā)揮著重要的作用。傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)各種數(shù)字、模擬信號(hào)相互交織，相應(yīng)的外圍電路龐大，接口復(fù)雜，要占用較大的電路板空間，無(wú)法滿(mǎn)足系統(tǒng)的小型化要求，同時(shí)硬件成本也很高。當(dāng)系統(tǒng)性能指標(biāo)發(fā)生變化時(shí)，相應(yīng)的功能電路和與之對(duì)應(yīng)的隔離、濾波等電路以及相關(guān)程序都要改變。這種牽一發(fā)而動(dòng)全身的結(jié)構(gòu)導(dǎo)致系統(tǒng)的可擴(kuò)展性比較低，系統(tǒng)的通用性比較差。另一方面，早期數(shù)據(jù)采集系統(tǒng)多是基于復(fù)雜可編程邏輯器件（CPLD）設(shè)計(jì)的，數(shù)據(jù)的采樣速度和精度都不是很高。

　　隨著集成電路技術(shù)的發(fā)展，NI公司的FPGA板卡以其IO 引腳多、片內(nèi)資源豐富、結(jié)構(gòu)靈活、具有嵌入式控制器的特點(diǎn)獲得了越來(lái)越多的應(yīng)用，其納秒級(jí)的速度可以較大地提高數(shù)據(jù)采樣的速度和精度。因此，基于NI公司FPGA 板卡的數(shù)據(jù)采集系統(tǒng)和傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比更能實(shí)時(shí)、快速地監(jiān)測(cè)信號(hào)量的變化。而且該系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、開(kāi)發(fā)周期短、可靠性高、實(shí)時(shí)性好，能夠完成導(dǎo)彈半實(shí)物仿真的數(shù)據(jù)采集任務(wù)，具有較強(qiáng)的通用性。

　　1 系統(tǒng)方案設(shè)計(jì)

　　設(shè)計(jì)該數(shù)據(jù)采集系統(tǒng)的主要目的是在導(dǎo)彈半實(shí)物仿真系統(tǒng)中采集導(dǎo)彈的舵信號(hào)，將其傳給上位機(jī)進(jìn)行運(yùn)算和仿真。該系統(tǒng)的可擴(kuò)展性比較好，可以靈活地適應(yīng)不同的應(yīng)用場(chǎng)合，具有較強(qiáng)的通用性。

　　系統(tǒng)結(jié)構(gòu)圖如圖1所示，系統(tǒng)實(shí)物圖如圖2所示，將具有數(shù)據(jù)采集功能和數(shù)據(jù)通信功能的前端接口電路板卡集成在一個(gè)機(jī)箱里面，連接在同一塊背板上由獨(dú)立電源統(tǒng)一供電。背板上的四個(gè)接口通過(guò)NI公司數(shù)據(jù)線(xiàn)和安裝在工控機(jī)里面的FPGA板卡相連接。通過(guò)FPGA板卡與LabVIEW 圖形化編程開(kāi)發(fā)平臺(tái)，實(shí)現(xiàn)工控機(jī)與半實(shí)物硬件系統(tǒng)之間的數(shù)據(jù)采集和控制信號(hào)的傳輸。數(shù)字量輸入/輸出設(shè)計(jì)

　　直接將通用背板的FPGA端口引到前端接口板，根據(jù)測(cè)試對(duì)象的接口電路，如27 V/開(kāi)、地/開(kāi)等形式，選擇繼電器、OC門(mén)、光耦隔離等方式，實(shí)現(xiàn)數(shù)字量的輸入和輸出。

　　2.4 串口電路設(shè)計(jì)

　　由于FPGA板卡具有便利的輸入輸出控制功能，利用FPGA 板卡可以很方便的通過(guò)連接不同的接口芯片選擇相應(yīng)的串口模式。MAX490是低功耗收發(fā)器，用于RS 485 與RS 422通信。它具有一個(gè)驅(qū)動(dòng)器和一個(gè)接收器，驅(qū)動(dòng)器擺率不受限制，可以實(shí)現(xiàn)高2.5 Mb/s的傳輸速率。驅(qū)動(dòng)器具有短路電流限制，并可以通過(guò)熱關(guān)斷電路將驅(qū)動(dòng)器輸出置為高阻狀態(tài)，防止過(guò)度的功率損耗。接收器輸入具有失效保護(hù)特性，當(dāng)輸入開(kāi)路時(shí)，可以確保邏輯高電平輸出。如圖5所示，通過(guò)連接低功耗收發(fā)器MAX490可以實(shí)現(xiàn)RS 422通信，而改接SP3223芯片后就可以實(shí)現(xiàn)RS 232通信，區(qū)別只是在于FPGA中建立的UART邏輯模塊有所不同，進(jìn)一步顯示了系統(tǒng)良好的通用性。

　　串口電路

　　2.5 電氣隔離設(shè)計(jì)

　　由于該系統(tǒng)為模擬/數(shù)字混合信號(hào)系統(tǒng)，電路中的噪聲會(huì)對(duì)數(shù)模和模數(shù)轉(zhuǎn)換精度造成影響，因此在電路的實(shí)現(xiàn)上應(yīng)該對(duì)板卡芯片進(jìn)行降噪和隔離保護(hù)，這樣既避免了不同信號(hào)之間的相互影響，提高了系統(tǒng)的共模抑制能力，也使得一些比較昂貴的芯片不會(huì)因?yàn)橥獠啃盘?hào)的不穩(wěn)定而燒毀。

　　傳統(tǒng)的隔離方式是對(duì)每個(gè)通道都使用電容耦合模擬隔離芯片ISO124等進(jìn)行隔離。這類(lèi)隔離方式其輸入和輸出分別由兩組直流電源供電，而且存在較大的漂移，輸出信號(hào)通常存在紋波，尤其當(dāng)信號(hào)比較小時(shí)，輸出的相對(duì)誤差會(huì)增大。因此，還需要對(duì)輸出信號(hào)進(jìn)行濾波、調(diào)零等調(diào)理措施，使得系統(tǒng)電路比較復(fù)雜。

　　光電耦合器性能，具有良好的抗干擾能力，因而被廣泛地應(yīng)用于輸入和輸出信號(hào)的電氣隔離。使用HCPL2630 等高速光耦進(jìn)行光耦隔離，只需要一組直流供電電源，電路十分簡(jiǎn)單。其良好的電絕緣能力和抗干擾能力使得模擬地和數(shù)字地分開(kāi)，了共模電壓影響。系統(tǒng)選用串行而非并行的ADC和DAC，只需要隔離三路的SPI總線(xiàn)數(shù)字信號(hào)，這樣進(jìn)一步簡(jiǎn)化了電路設(shè)計(jì)。具備SPI接口

　　針對(duì)具備SPI 主機(jī)側(cè)接口的CPU，可通過(guò)SPI 從接口接入。其支持SPI 計(jì)時(shí)模式0 和3，高時(shí)鐘頻率40 MHz，支持可變工作電壓及可編程驅(qū)動(dòng)能力。

　　AX88796C支持可選的Ready信號(hào)，用于SPI封包收發(fā)流量控制。

　　1.1.3 集成單芯片快速以太網(wǎng)MAC/PHY 控制器

　　AX88796C內(nèi)置14 KB的SRAM用于封包緩沖。提供IPv4/IPv6封包校驗(yàn)和承載引擎，以減輕CPU的負(fù)荷，支持IPv4 IP/TCP/UDP/ICMP/IGMP、IPv6 TCP/UDP/IC-MPv6 封包校驗(yàn)和的產(chǎn)生和核對(duì)。

　　AX88796C 支持VLAN 匹配過(guò)濾。集成10BASE-T/100BASE-TX（雙絞線(xiàn)模式）快速以太網(wǎng)MAC/PHY 收發(fā)器，兼容IEEE 802.3/802.3u規(guī)范。支持交叉線(xiàn)自動(dòng)偵測(cè)及切換（HP Auto-MDIX）。在全雙工模式下支持IEEE802.3x流量控制，半雙工模式下支持背壓流量控制。支持自動(dòng)輪詢(xún)PHY狀態(tài)。支持10/100 Mb/s N-way自動(dòng)協(xié)商機(jī)制。

Allen-Bradley 1791NDV 1791-NDV 24VDC ANALOG

Allen-Bradley 1785-L40B ser C w/ PROSOFT MVI71 GSC GOOD

WESTINGHOUSE TYPE MD-610 (# 857D506G02)

250V DC / 600V MX

ALLEN-BRADLEY 1775-KA COMMUNICATIONS ADAPTER

ALLEN BRADLEY 1388B-AV20 SER. A DC SERVO

SIEMENS NM6B120EW 1200AMP 600V FRAME ONLY

ALLEN BRADLEY 702-FO92 CONTACTOR SIZE 5

120V / 60HZ / COIL # 75A86

Cutler Hammer DOUBLE THROW DT324UG 200a disconnect NIB

Allen Bradley 2755-DD1A-0-U Duel Bar Code Decoder NIB

CUTLER-HAMMER C310FNA3 SOLID STATE OVERLOAD

Cutler-Hammer 9-1875-14 9187514 208v coil size 6

GENERAC Power Systems GBU 803 3P 600A GBU803

Allen-Bradley 1771-DFHD 1771DFHD Info Processor NEW

Allen-Bradley 1398-PDM-010 1398PDM010 Ultra

GE NEMA SIZE 5 - CR306G0

440-480V / 50-60HZ

Merlin Gerin CK1200 ** Rating Plug 1200 A 35336 NEW CK

Cutler Hammer FD3110L Circuit Breaker FD3110 NEW 110A

Merlin Gerin compact NS 36411 48vdc shunt for CJ CK NEW

Cutler-Hammer/westing. IQ DP-4000 IQDP-4000 4D13110G03

Allen-Bradley 2750-ASP 2750ASP NeW iN BoX! Antenna NEW

Allen Bradley 1336 1336S-BRF10-AA-EN4-HA2-L6 NEW!

Westinghouse / Cutler Hammer 2D78548H02 CMU

toshiba CV212-GAT

Allen-Bradley 1771-DXAT 1771DXAT ser A

Nachi Robot AR Controller ROP301 w/ Cable

SIEMENS ITE i-t-e 3TY7-520-0A 3TY75200A

Allen Bradley 1334 30-50 HP Driver PCB NIB S50403

ALLEN-BRADLEY 1771-PM CLUTCH/BRAKE MODULE

Cutler-Hammer 6-36-4 6364 3P Contact Kit NeW iN BoX OEM

Allen-Bradley 8000MBC 8000-MBC Bubble

ELECTROSWITCH 107603A-2AS 200A 600V SNAP ACTION SWITCH

CUTLER HAMMER Circuit Breaker QCGFEP2030T 30A New InBox

SQUARE D 3020-CM2250 CIRCUIT MONITOR W/ POWER SUPPLY

HONEYWELL 620-10 PROCESSOR MODULE 620-1031